绝对禁忌话题——APU的路线也错了么？

　　● 绝对禁忌话题——APU的路线也错了么？

　　说完了图形，我们不得不说说与图形同等重要的另一个领域——高性能计算和HPC。因为此次Graphics Core Next的诸多改进中包含了两个对AMD高性能计算领域以及融合概念都非常关键的东西：统一定址以及ECC内存的支持。

费米构架的统一定址

　　我们知道，APU的基本思路是将GPU挂在CPU内部，通过cache或者MC将两者有机的结合在一起。GPU可以在CPU需要的时候为CPU提供浮点运算的加速，但这有赖于软件和硬件两方面的支持，其中来自硬件方面的一个重要限制因素，就是统一定址。

　　由于传统的RV构架并不具备统一定址能力，实际上目前为止的所有APU融合进行的都不彻底。对于CPU而言，挂在北桥上与它共享MC的这颗GPU，与在PCIE插槽上插着的那些家伙并没有本质区别。CPU既无法直接访问GPU，也无法在任何需要的时候都随心所欲的征用GPU的运算能力。甚至GPU在进行图形操作时所划分的那部分主内存对CPU来说都是一个黑箱，CPU根本无从得知GPU究竟干了什么。统一定址的出现极大地改变了这一现状，它让未来的APU能够做到真正的统一和融合。

　　这么重大的改进，看来APU的未来前途一片光明啊。

　　先别急着下结论，因为本次Graphics Core Next中还有一个非常重要的更新——对ECC内存的支持。对于HPC领域来说，ECC奇偶校验内存具有极为重要的意义，它能够最大限度的为数据的准确性提供保障。

　　好啊，这又是一个对APU的重大利好啊，APU的未来果然一片光明啊。

　　请仔细看清楚，ECC内存的支持，是添加在哪里的？

　　Llano处理器的出现，在性能端已经证明CPU带宽过低的MC对GPU的各种性能发挥都十分不利，将GPU挂上CPU的cache体系，对于通用计算领域来说能够大幅减少MC所带来的影响，但目前以及可见未来内AMD对于APU的规划，依旧不包含这部分更新。联系AMD CPU状态频出的cache，MC带宽过低对融合GPU性能的影响可能会在未来相当长的一段时间内困扰APU的整体性能。而此时出现的Graphics Core Next，恰恰又与竞争对手的构架一样，为MC添加了至关重要的ECC内存支持，更加不巧的是竞争对手的构架在未来即将融入CPU，并将其挂在带宽极其丰沛的GPU MC之上。

　　AMD的APU之路难道跟GPU一样，起码并不完全正确么？我不知道，也许这一系列事情仅仅都是巧合而已吧。