40nm碱洗工艺换取固定单元频率

    ● 40nm碱洗工艺换取固定单元频率

    本次HD6800系列Barts核心的另一个重要特点就是额定运行频率较高，其900MHz核心频率在以前的GPU中从未出现过。AMD之所以能够在这颗核心中采取高频策略的重要原因，主要原因是使用了TSMC提供的40nm CMP碱洗工艺。这种工艺区别于以往的酸洗工艺能够将导线上的二氧化硅清洗得更干净，但是如果伤及到导线本身的概率更大，因此良品率较低。

    CMP是Chemical Mechanical Polishing (化学机械研磨)的英文缩写，是IBM在上世纪八十年代发明的一项技术。当今电子元器件的集成度越来越高，要使这些晶体管能够正常工作，就需要对每一个晶体管加一定的电压或电流，这就需要引线来将如此多的晶体管连接起来，但是将这幺多的晶体管连接起来，平面布线是不可能的，只能够立体布线或者多层布线。在制造这些连线的过程中，层与层之间会变得不平以至不能多层迭加。用CMP来实现平坦化，使多层布线成为了可能。

不同酸碱度PH值溶剂清洗半导（图片来自半导体国际）

    上图就是不同酸碱度PH值溶剂清洗半导体时产生的效果，浅色区域就是铜导线，上面的斑痕就是残留的二氧化硅。DW代表原始未清洗，表面直接附着了一层二氧化硅。不完全洗掉电磁环境就很乱，洗不好就导致半导体芯片不能运行在高频。但是如果洗的太彻底，二氧化硅基体被洗穿就会造成直接短路。

过度残留与过度腐蚀

    第二张图片是TSMC提供的某个实验电路，左图表示CMP酸洗工艺，中我们可以看到放大的导线表面残留二氧化硅的SEM，而右图中的碱洗工艺下很明显二氧化硅基底被过度腐蚀，导线发生短路。

    其实二氧化硅清洗就是这么简单的道理——它如同我们洗衣服，AMD这次在南岛芯片中发现洗衣粉（传统酸性溶液）洗不干净油渍（导线表面二氧化硅），于是就用烧碱洗，结果是烧碱是可以洗干净油渍，但是也有把衣服（导线）一起烧穿的风险。导线上残留二氧化硅，用碱洗可以洗掉，基体上的二氧化硅还一样可以跟着被洗掉。

    目前TSMC现在正在调整PH值，试图通过控制酸碱度，争取牺牲一部分二氧化硅残留率来换取良率，只要降低PH值基体就会趋近稳定。但是这样做的代价就是表面二氧化硅残留率，不精确的来折算，代价就是极限频率，所以提高良率，会导致芯片极限频率会降低。而过分重视高频，则芯片会出现大面积良率降低。

HD6870相对与HD5850的性能提升

    如果不考虑运行频率，HD5850和HD6870的区别只在于SIMD Core组数，也就是流处理器数量，两款芯片的固定单元数量是基本相等的（HD6800纹理单元有减少，UTDP单元翻倍）。但是当HD6870披上高频外衣之后，其线程分配能力、几何吞吐能力、光栅化与Z轴处理能力都获得了线性提升。

    所以AMD本次首先精简流处理器数量，尽力缩小芯片集成度和面积，在此基础上加之TSMC 40nm CMP碱洗工艺做支撑，将HD6800系列运行频率提升到前所未有的高度，使线程分配能力和几何处理能力依靠高频的固定单元获得重要提升，进一步减弱了RV870架构的设计短板。