APU融合架构分析

　　● APU融合架构分析

　　将自己赶上融合之路的AMD已经意识到这条路上只能奔跑没有任何机会停歇，因为当前的融合架构实际上是非常浅层次的物理融合CPU+GPU而已，不过AMD还是在尽力而为，尽管融合之后的GPU单元已经遭受到前所未有的打击。

当年提出的融合架构

    从AMD公布的宣传文档中我们可以看到这样一句话：“Deliver The Promise，The Promise of AMD Fusion”，这句话翻译过来的意思就是：“兑现承诺，兑现AMD融合的承诺。”。众所周知，“融合”概念最早是由AMD提出，而英特尔却抢先于AMD推出了融合图形芯片的处理器。

APU架构分析

　　简单看上去APU就是整合了传统CPU单元、内存控制器、Radeon图形处理器的融合处理器。而实际上其融合程度在目前来看还是较为可观的，主要原因是GPU和CPU共享内存控制器，这就比单纯把GPU放在PCI-E总线上要减少很多延迟。

APU微架构与总线控制器

　　Llano APU内部整合了一个双通道DDR3内存控制器，单条DDR3内存是64bit双通道就是128bit，这个带宽相当于低端独显，如果再考虑到CPU和GPU共享，Llano APU的GPU单元拥有的400个流处理器已经出现了严重欠载。

　　同时用户需要购买双通道内存才可以组建128-bit内存控制器以提升APU带宽，CPU和GPU合用的话可以最大化资源利用，这种融合方式让GPU不再带着自己身躯庞大的显存控制器进入CPU，但是这么做的结果是GPU再也没有足够可用的显存带宽资源。

晶体管节省显而易见

　　AMD的这种做法，大幅度节省了APU的晶体管数目，APU也因此得以降低集成度和制造成本。通过上图可知66+200+108=374平方毫米，而APU成品实际上只有228平方毫米。不过为了弥补APU的显存带宽不足问题，AMD可以说是想尽了办法。