● 窃贼乙
利益的驱使是厂商推出sweet spot级显卡最主要的原因,但并不是唯一的原因。实际上从技术层面来讲,推出sweet spot确实有着非常现实的技术层面的要素,那就是目前半导体工业那糟糕的表现。
逐层沉积的Intel 45nm High-K工艺能够有效地减轻下游效应的影响
随着工艺的不断下探以及工序的不断复杂化,现代半导体工业的良率越来越多的受到了来自“下游效应”的冲击。所谓下游效应,指的是芯片加工过程前一步步骤对后一步至多步过程的影响。随着总步骤的不断增多,加工流水线上游一个无法探知的小小瑕疵,可能会在流水线下游的末端表现出来并最终影响整个芯片的良率及质量。你可以直接将这种局面理解成“随着工艺的发展,半导体芯片制造的容错率变得越来越低”。
下游效应对于芯片的质量和良率影响是巨大的,它不单纯意味着良率和质量的下降,更致命的因素在于下游效应本身的不可预测性所导致的良率和质量的“不可控”。受困于海森堡测不准定律以及混沌系统对任一外来因素均存在震荡放大概率等特性的制约,在尺度下降到一定地步之后,我们的观测本身就会对混沌系统的演进方向产生巨大的影响,这直接导致了不良下游效应只有在观测时才会被显现出来,在那之前完全不可精确预期和控制的结果。在不可控的前提下,一切对产品的预期和安排原则上一律向左,取最悲观结果作为基础,这不仅极大的影响了芯片的性能,同时还为生产者的排产和成本控制制造了浩如烟海的麻烦。
通俗的说,旗舰芯片已经越来越多的成了厂商们沉重的负担,不仅性能往往难以达到预期,成本上也无法得到有效的控制。这让旗舰级芯片更多的成了构架性能的验证平台,以及厂商面子和实力的象征。推出更加实际的、性能略低但成本和性能更加可控的芯片显然是更加务实的做法。
GF100与GF104的规模差异
相对于旗舰级构架,sweet spot的面积大多会缩减接近甚至超过30%,虽然依然会受到下游效应等不良因素的影响,但相对来说在成本上已经比旗舰构架芯片有了极大的好转。生产这种芯片不仅是为高端消费者提供适宜的产品,更是厂商为了规避大自然铁律对自己赚钱产生影响而不得不做的事情。