视觉时代的回响 GPU十年历史追忆（下）

　　RV770为AMD取得了双赢，于技术层面上，它巧妙的使用大规模并行吞吐来掩盖延迟的做法得到了广泛的肯定，于市场层面，得益于小芯片策略的运作以及广大爱好者的期许，它也抢回了很多曾经失去的市占率。这本来是一片大好的形势。AMD完全可以利用这次机会思考自己在架构设计层面所面临的问题，积累经验，展开与微软的进一步合作，将未来构架设计以及整个图形领域推向更好的未来。

　　但在获得了RV770的成功之后，AMD再次收获了一个错误的信号。跟以前一样，AMD再次误以为自己所选择的方向以及对未来的预测是正确的。微软什么的都不重要，它说的根本不算，我甚至可以说微软在阻碍技术的进步和发展（事实上当时的AMD确实这么做了……）！吞吐才是王道，shader灵活性以及泛用性问题无关紧要，起码是可以慢慢悠悠的去弥补的。只要我推出的东西市场就会买账，我说的市场就会去相信和接受，我想要的市占率即便现在不属于我，总有一天也会回到我身边。我为此所要付出的代价，只不过是再去赌一下先进工艺，然后不停地放大规模就行了。只要能赌赢，I'm the King of the World！Again！

RV870构架

　　收获了错误信号的AMD果然没有辜负历史的铁律，摆在我们面前的RV870，可以说已经完全达到了不知所云的状态——RV870的ALU团簇结构相对于RV770完全没有任何改进，依旧维持4D+1D VLIW的设计思路，线程粒度也未有任何变化，仅在寄存器密度上完成了对Shader Modle5.0的基本支持，最大的甚至可以说是唯一的改进，就是ALU总量又多了一倍。uncore的缓存部分同core部分相当，GDS虽然提升到了64K，但这更多的是出于对Shader Modle5.0对于shared资源32K下限的机械迎合，相比于成倍放大的运算资源来说GDS依旧完全不够用，甚至AMD都完全没有搞清楚微软对32K shared下限的定义究竟在哪个层级。另一级缓冲，也就是LDS的读写方式虽然有了不小的改进，但也只是在做竞争对手在几年前就已经做好了的事情而已，整个陈旧的缓存体系对于Shader Modle5.0的全新要求根本没有任何的帮助。RV870不管从哪个角度来看，都只是一个运算和后端资源大幅放大，然后仅仅是“支持”或者说能够运行Shader Modle5.0代码的RV770胖子版。它的最大收获，仅限于没有任何变化的简单直接设计以及40nm工艺所带来的相对较低的功耗、已经极端贴近小芯片策略允许上限的核心面积尺寸、以及“世界上第一块支持DirectX 11”但却几乎不具备DirectX 11性能的显卡的名号。

　　RV870这种对DirectX 11相当机械的，甚至是透着不情愿的迎合没有逃过API的考验——只要应用环境进入真正的DirectX 11领域，哪怕是并不成熟的DirectX 11，甚至是那些根本算不上是DirectX 11应用、只不过罩了一层简单的“DirectX 11外壳”或者仅用了跟DirectX 11的灵魂关联不大的曲面细分的场合，RV870的性能都会马上变得毫无竞争力，它作为一款DirectX 11 GPU，存在的意义竟然是传统的DirectX 10甚至是更传统的DirectX 9环境下的应用。R600发展到RV770可以说是坚韧不拔的坚持，以及对既有构架的剩余价值在利用，到了RV870还没有任何变动，就成了抱着裹脚布不放了……

GF100缓存体系

在完成可制造性设计之后焕发青春的Fermi架构——GF110

　　AMD其实并不“傻”，它在RV870设计完成之后便敏锐的意识到了危险，虽然市场依旧买账，但这个市场买账的原因AMD心里相当清楚。R600构架发展到RV870为止已经触碰了诸多来自物理层面的底限，想要进一步透支规模几乎是不可能的事情了。如果再不在IC设计上提供对更加灵活的shader的支持，同时将重心从甚至是放在几年前都应该已经成为历史的单纯吞吐领域转移到计算与图形的结合方面，而是饮鸩止渴一般的继续胡乱放大规模，那么等待AMD的，将会是另一个比R600更加黑暗的绝境。而如果再被逼入这种绝境一次，没有人能够保证AMD有再次从其中全身而退的幸运。

Radeon HD 6970的Cayman核心

　　因此，AMD选择了转身，于是我们看到了积极改进运算和逻辑结构的Cayman构架，看到了大幅变革并借鉴竞争对手已有的先进经验的GNC，这从侧面也说明了AMD实际上是清醒的——如果真如某些人认为的那样，R600一路发展到RV870的路线都是合适和正确的，AMD走了竞争对手没走的正确的道路，我们显然没有可能看到这些转身的动作。这些积极的举措不仅为AMD的未来带来了希望，同时也为GPU时代带来了继续下去的希望。

　　只要有希望，生活就是美好的。

Cayman改进之后的全新VLIW4架构

　　Kepler与Tahiti都是双方积蓄许久之后爆发的革新之作，都应用了双方最全面的新技术和各项突破，其中Tahiti架构的革新不仅目的性更强烈而且也应该更加行之有效，但它们在最强单芯旗舰级领域的对决结局却是出人意料的。尽管提前发布了73天，同时兼顾了大量革新且具有纠偏意义的理念和技术，但基于Tahiti的HD7900系列依旧在性能、功耗和成本等所有环节全部落败。大核心芯片在功耗和成本层面输给小核心尚属正常，但在此基础上同时还在性能对决中输给小核心，这在GPU发展史上是非常罕见的——即便是功耗和成本令人诟病的GF100，起码也在性能和DirectX 11效率层面保住了面子。

　　是什么让Tahiti在对各项陈旧架构问题进行成功改进之后仍旧输掉了竞争呢？这个问题已经成了整个DirectX 11时代最核心的问题。它的答案对我们来说既熟悉又陌生——让Tahiti陷入这样境地的根本，来自其架构的寄存器设计。尽管这问题相当复杂，但对于我们以及整个GPU时代而言却是无法回避的。

寄存器在处理器中的地位

　　作为最重要的缓冲单元，寄存器需要面对来自线程（Thread）和数据的缓冲需求。如果设计者缺乏寄存器的使用和管理经验，寄存器对于每个线程的复用率较低，或者说每个线程在特定时间片段内可以占用的寄存器数量不足，要满足大并行度Thread的性能需求就必须通过增大寄存器总量的手段来完成。在此基础上，双精度数据通常需要组合单精度寄存器来完成缓冲需求，因此双精度数据对寄存器的需求量要来的更大，如果此时寄存器复用状况不佳，要保证线程充分并行和DP运算的性能需求，唯一的做法就只有进一步加大寄存器总量一途而已了。

　　为方便理解，我们将寄存器数量折合成3项指标，分别是Reg per Thread（每线程寄存器数量），Reg per ALU（每ALU寄存器均摊数量）和DP Reg（双精度寄存器）。Reg per Thread越高，架构就能以越少的寄存器总量来满足尽可能多的线程并行处理需求，进而在等量寄存器的前提下腾出更多的空间给提升DP性能做准备。Reg per Thread越低，架构就需要以更多地寄存器总量来满足并行处理需求。寄存器的整体需求量也可以量化成Reg per ALU数值，一个架构实现更高线程并行度和DP性能所需要的Reg总量就越高，摊到每一个ALU身上的Reg per ALU数值也就越高。

包含缓冲体系的CU单元内部结构

　　好了，现在我们来到了问题的关键环节。根据AMD和NVIDIA公布的数据，Tahiti架构拥有总计8192KB的32bit Vector Reg，在不考虑Scalar Reg等其他特殊需求寄存器的前提下，其Reg per ALU为4KB，它可以实现1/4速的DP性能。而Kepler架构的Reg per ALU数量则为1.33KB，NVIDIA可以以这一数值的实现1/3速的DP性能（GK110）。另外作为参考，Fermi的这一数值为4KB per ALU/半速DP。

　　4KB per ALU的Tahiti和1.33KB per ALU的Kepler，这样的数据意味着什么事呢？我们来算一笔通俗的帐——1个最基本的1bit sram单元需要6个晶体管来实现，更高的频率以及更低的延迟会让单元的晶体管数量进一步增加，我们并不清楚AMD和NVIDIA目前所处的频率水平需要多少晶体管来实现1bit的寄存器，但即便忽略一切其他相关单元，单纯考虑纯sram部分并用最保守的6晶体管方案来计算，4KB per ALU意味着Tahiti架构每个ALU均摊的寄存器晶体管数为786432个（6*32*1024*4），而NVIDIA每个ALU均摊的寄存器所占用的晶体管数则仅为261489个（6*32*1024*1.33）。

SMX单元中的寄存器数量

　　对于每一个ALU及其周边资源来说，Tahiti需要比Kepler多付出最少超过50万个晶体管的代价，而Tahiti架构总计拥有2048个Vector ALU，换句话说，就是即便以最保守的方式来计算，AMD在Tahiti架构中为寄存器所多付出的晶体管代价也在10亿以上。如果AMD进一步扩大Tahiti架构的Vector ALU规模，或者在寄存器单元中使用的是可以应对更高频率的7晶体管甚至8晶体管方案，这一数值还将继续扩大。

　　而Tahiti架构，一共只有4.3个“10亿晶体管”。

Intel 45nm工艺下的6T sram单元

　　同所有技术进步一样，对寄存器的使用也是一个积累和循序渐进的过程，只有经历过落后算法+低密度大寄存器总量的搭配和不断改进，在GPU这样的并行架构中为大量ALU和Thread提供先进的寄存器算法并降低寄存器总量/提高密度的目的才能够达成。双精度浮点运算只是一种数据精度，并不是什么实现数学运算过程的方法或者结构，它不能代表“通用计算”本身，但这种精度却是大量HPC领域应用的基础。想毕业并搭上HPC这辆通往利润的列车，任何人都是要交学费的。为NVIDIA交了学费的架构，是我们在中篇中曾经提到过的被各种任务所累的GT200。

GT200架构图

　　在GT200中，NVIDIA展开了一系列大并行度架构吞吐及运算保障体系的研究和实践。NVIDIA为GT200中ALU所配置的寄存器总量达到了1920K，这让它的寄存器密度直接上升到了8K per ALU的等级，而这样的密度，仅能保证GT200获得1/12速的DP性能，NVIDIA甚至为如此大量寄存器带来的晶体管负担而大幅踩过了D线（什么是D线？），并受到了来自可制造性和功耗问题的强力压迫，但正是GT200的牺牲以及18个月以上充分的消化/转化周期，为之后的Fermi架构积累了充足的寄存器使用经验，并让NVIDIA在其后的2个架构更迭周期中分别完成了4K per ALU VS 半速DP以及1.33K per ALU VS 1/3速DP的寄存器密度与双精度运算能力。Kepler之所以能够避免寄存器带来的晶体管负担，正是GT200的努力，以及NVIDIA持续坚定贯彻架构演进路线和步骤没有变更的结果。

　　同一时期，AMD所要面临的问题与NVIDIA并不相同，R600选择ILP的战略错误需要纠正，市占率下挫的压力需要纾解，因此AMD没有NVIDIA那样充裕的时间和空间去推陈出新。它在GT200同时代所推出的RV770是一款没有对架构进行过多革新，仅是部分弥补了缓冲体系缺陷等设计问题之后大幅放大规模的产物。RV770的选择是正确的，没有温饱做基础，大谈进步显然很苍白，所以我们先快速的取得资源并收复失地，然后在慢慢迎头赶上也不错。但在RV770取得了市场认可，成功缓和了AMD市占率和利润压力之后呢？

Tahiti晶体管负担的起点——RV870

　　在落后GT200一代之后，AMD本应该在进入DirectX 11的首款架构中完成一系列的任务，包括新的D线的划分（设计更大尺寸的芯片并掌握可制造性信息）、对宏观并行度结构的实践（类似NVIDIA的GPC并行结构）、unified cache等先进多级公共缓冲体系的导入、对DirectX 11中最新出现的compute shader的研究以及寄存器使用模式的深入探索。如果AMD能够在此时出现的架构中完成哪怕上述一半的任务，尤其是开始进行GT200类似的对寄存器使用方式的探索的话，今天的Tahiti都将会免于承受来自大量寄存器所导致的沉重的晶体管压力，而压力转化成性能和效率将让Tahiti变成一款更具竞争力的产品。

　　但最终，AMD推出的却是几乎没有任何改进，完全可以被视作“支持DirectX 11特性的放大版RV770”的RV870……

　　AMD在RV870上选择了不对任何特性进行探索和改进，并维持了12个月左右的快速架构更迭周期，这一决定连同时间不足的研发周期让AMD的改进和探索又被推迟了一次。它导致AMD在寄存器算法改进的节奏上落后了NVIDIA两个架构更迭周期，并直接导致了Tahiti在寄存器层面上仅仅达到了介乎于GT200/Fermi架构之间水平的结局。所以Tahiti今天的命运，它所背负的晶体管负担，以及整个AMD的节奏性致命伤，甚至是几乎已经注定将会继续受困的AMD未来图形及运算架构发展过程，都起源于RV870遗留下的黑暗的诅咒。

AMD欠缺的经验：G80~GF100寄存器密度变迁（图片引自后藤弘茂先生博客）

　　时间对于任何人来说都是公平的，对于同时研究相似内容的两个实力相当的群体来说，达成相同目的所花费的时间应该是接近的。相比对于NVIDIA和前ATI来说很健康的18个月的研发和架构更迭周期，AMD当前采用的12~14个月的研发周期必然会产生研发不足，这种不足会被转化到技术层面并被不断的积累，所以经由R600至今的积累，AMD已经有了相当于一个产品更迭周期的技术空缺，而RV870的出现又在节奏上再次为AMD带来了整整一个产品更迭周期的节奏问题。用最通俗的话说，就是这一系列的问题让AMD落后了接近2代，并且这种落后会在未来进一步扩散自己的负面影响。所以尽管AMD在Tahiti架构上进行了让所有人眼前一亮的转身，其“纠偏”举动对业界而言也弥足珍贵，但处在GT200/Fermi之间的寄存器水平“伙同”包括D线在内的诸多事端一起消弭了转身带来的积极意义，而这些负面影响的始作俑者，正是RV870。

　　生存不是童话，纵使心怀再大的抱负，如果没办法活着去实现它们的话，这些抱负也都将毫无意义。于是，DirectX 11以及我们的业界一起来到了一个新的十字路口，一个令人感到难堪的十字路口。