● “Venu40 II”：险中求胜

　　诚如我们在前面文章中提到的那样，削减MC规模对AMD来说是一种冒险，但它并非不可能发生，因此我们继续给出了第二种“Venus40”结构的推测——“Venus40 II”。

　　“Venus40 II”在运算单元部分同“Venus40”的结构是一致的，在达成同样的理论双精度浮点运算能力时的频率也完全相同，两者最大的区别在于显存控制器以及ROP。“Venus40 II”将采用256Bit显存位宽，即4组双通道64bit显存控制器，在这样的显存位宽下，7000MHz频率运行的显存体系将带来224GB/s的带宽，而7500MHz频率运行的显存体系则可以带来240GB/s的显存带宽。

　　虽然单纯从数字上看，“Venus40 II”能够获得的显存带宽甚至未达到Radeon HD 7970的水平，而且更高的显存频率还会带来更大的延迟参数，运算单元/ROP/MC三者比例的调整带来的开发难度以及0.28ns GDDR5显存颗粒的出货情况也都存在风险和变数，但相比于Tahiti以及“Venus40”所采用的6组双通道64bit显存控制器的方案，我们估计“Venus40 II”的显存控制器方案可以节约4亿左右的晶体管总量，芯片面积亦会因此而缩减到400平方毫米甚至更低的尺寸，届时如果能够和好的搭配AMD Boost功能来压制功耗，其实际功耗表现将可能类似Cayman的状态，这对于备受D线压迫的AMD而言无疑是很有诱惑力的选择。

　　其实我们不应该对“Venus40 II”这样的结构和调整感到陌生，类似的做法在RV670以及RV770中都曾经出现过。AMD连续两次对高速显存的赌博都收获颇丰，选择在困难时祈求命运之神能够再次垂青，对当下的AMD而言也是可以理解的。