● “Venu40”：中正之作

　　“Venus32”拥有很低的研发难度，但其自身的弱势以及所要面临的困难同样不容忽视。所以我们继续在预测中加入了新的“Venus40”架构。与“Venus32”相比，这一结构的优缺点没有那么极端，整体而言显得更趋合理。

　　“Venus40”拥有40组CU单元，合计2560个Vector ALU，同样以Dual ACE达成宏观并行。由于CU总量的增长，Texture Array和ROP的数量分别提升到了160和40。“Venus40”的运算单元及后端规模较之Tahiti整体放大了25%，CU单元的增长同时带来了L1 Cache总量的提升，结合各方面因素考虑，我们认为“Venus40”的晶体管总量将在50~52亿左右，芯片面积预估为430平方毫米，该架构达到1.2T DP Flops需要925MHz。

　　与“Venus32”相比，“Venus40”的规模更大，这改变了其在性能界限要求下的“规模/频率”的平衡模式。达成同样的性能指标，“Venus40”所需要的频率将会更低，这将在一定程度上缓解“Venus32”面临的已经在Tahiti架构中表现出来的高频功耗激增问题，同时还为HPC及民用领域进一步的性能增长需求留下了余地。综合而言，“Venus40”拥有更好的可操作性。

会被保留的部分：Tahiti构架缓冲体系　　

　　“Venus40”的优势在于规模提升，但其所面临的问题同样由规模提升所引起。由于规模的放大以及芯片面积的增加，“Venus40”仍将是一款需要重设并进行规模放大的架构，这让它需要面对设计研发投入等资源性问题。在此基础上，虽然“Venus40”的芯片尺寸并不算十分巨大，但仍旧明显超越了AMD在DirectX 11时代的D线（什么是D线？ 它会导致怎样的问题？），这为芯片的可制造性以及功耗表现带来了相当程度的隐患。